Представлены слайды с внутренней презентации AMD, содержащие информацию о микроархитектурах Zen 5 и Zen 6

Издательство Moor's Law is Dead опубликовало пару слайдов из внутренней презентации AMD, которые, по их утверждениям, показывают микроархитектуру следующего поколения "Zen 5". Внутреннее наименование производительности ядра "Zen 5" - "Nirvana", а чиплет CCD (CPU core die), основанный на ядрах "Nirvana", получил кодовое имя "Eldora". Эти модули будут использоваться в настольных процессорах Ryzen "Granite Ridge" или серверных процессорах EPYC "Turin". Сами ядра также могут быть включены в следующее поколение мобильных процессоров AMD, как часть гетерогенных CCX (CPU core complex), рядом с энергоэффективными ядрами "Zen 5c".

В общих чертах AMD описывает "Zen 5" как увеличение IPC на 10-15% по сравнению с текущим "Zen 4". Ядро будет иметь увеличенный кэш L1D размером 48 КБ (против текущих 32 КБ). Отправка микроопераций из очереди будет происходить в 8 раз быстрее, чем в "Zen 4", где это происходит в 6 раз. Число арифметико-логических блоков (ALU) на этапе целочисленного выполнения увеличится с текущих 4 до 6. Устройство с плавающей запятой получит поддержку FP-512. Важным объявлением является увеличение числа ядер на CCX с 8 до 16. В настоящий момент неизвестно, означает ли это, что у CCD "Eldora" будет 16 ядер, или это относится к облакоориентированному CCD с 16 ядрами "Zen 5c" в пределах одного CCX, а не распределенными по двум CCX с меньшим кэшем L3. AMD использует процессорную технологию 4-нм EUV TSMC для "Eldora", тогда как мобильный процессор на базе "Zen 5" может быть основан на более продвинутой 3-нм EUV технологии TSMC.

В презентации также представлено интересное описание архитектуры процессорных ядер AMD. Согласно этому описанию, "Zen 3" и "Zen 5" являются новыми ядрами, в то время как "Zen 4" и будущие ядра "Zen 6" будут усовершенствованными версиями. "Zen 3" принес значительное увеличение IPC на 19% по сравнению с "Zen 2", что помогло AMD укрепить свои позиции на рынке процессоров. Хотя ожидаемое увеличение IPC на "Zen 5" составляет более консервативные 15% по сравнению с "Zen 4", предполагается, что ядро "Zen 5" также сыграет значимую роль в конкурентоспособности AMD.

AMD ожидает, что микроархитектура "Zen 6" и ядро "Morpheus" повысят IPC на 10% по сравнению с "Zen 5". Новые возможности включают поддержку FP16 для ядра и 32-ядерный процессор CCX, что увеличит количество ядер в процессоре.

В ядре "Zen 5" AMD улучшила модуль предсказания ветвлений, что сыграло важную роль в увеличении IPC процессоров предыдущего поколения "Zen 4". Новый предсказатель ветвлений обладает возможностями условных ветвлений с нулевым пузырьком, улучшенной точностью и расширенным BTB (буфером целей ветвления). Также ядро имеет увеличенный на 48 КБ кэш L1D и неопределенный размер D-TLB. Улучшения затронули пропускную способность на этапах front-end и загрузки/сохранения благодаря двум базовым блокам выборки блоков, 8-уровневой диспетчеризации операций/переименованию; Op Fusion, 50%-ному увеличению ALCS, более глубокому окну выполнения, более производительному механизму предварительной выборки, а также обновлениям ISA ядра процессора и системы безопасности. Кэш L2 на каждое ядро остается размером в 1 МБ.

Представлены слайды с внутренней презентации AMD, содержащие информацию о микроархитектурах Zen 5 и Zen 6

Обратный звонок

Быстрый заказ